«разработка схемотехнического устройства для обработки информации»

Цель работы – приобретение навыков использования пакета САПР Quartus II при разработке схемотехнического устройства для обработки информации. В качестве схемотехнического устройства рассматривается контроллер кодового замка в системе распределенного доступа.

Задание

1. Подготовить проект встраиваемого в ПЛИС модуля для вычисления заданной логической функции Y=Y(A,B,C,D), где A, B, C, D – биты вырабатываемые устройством считывания кода 4-х битового ключа, Y – сигнал управления исполнительным механизмом замка.

2. Осуществить компиляцию проекта в применении к микросхеме EP2C8Q208N8 семейства CYCLONE. Сформировать список цепей для функционального моделирования.

3. Подготовить файл временных диаграмм для моделирования, обеспечивающий демонстрацию 16-ти состояний 4-х битового ключа. Осуществить функциональное и временное моделирование контроллера кодового замка, построить «Таблицу истинности» для функции Y.

Содержание отчета о работе. Отчет должен содержать заголовочную часть с названием работы, фамилией и именем исполнителя, номером учебной группы, датой выполнения работы. В содержательную часть необходимо включить: блок-схему алгоритма вычисления функции, модульную схему верхнего уровня проекта; схему операционного модуля контроллера кодового замка; схемы отдельных субмодулей, если используются; результаты моделирования работы операционного модуля и всех субмодулей; письменное описание работы схем контроллера.

Y=ADC+(AD+A+(B+AD#C))+(B+AD*C) вот эта функция, еще нужно выгруженный проект из САПР Quartus II